칩렛은 첨단 반도체 패키징 기술 중 하나로 AI 반도체 시장이 급속도로 성장하면서 주목을 받고 있습니다. 칩렛은 어떠한 형태의 패키징 기술인지, 장단점 및 적용 사례와 함께 살펴보도록 하겠습니다.
칩렛이란?
칩렛(chiplet)은 각기 다른 역할을 수행하는 여러 개의 반도체 칩을 쌓아 하나이 반도체 패키지를 형성하는 방식입니다. 마치 레고 블록을 조립하는 것과 유사하다고 하여 ‘Lego-like-package’로도 불립니다. 칩렛은 최근 많이 이용되고 있는 SoC(System-on-Chip)의 단점을 보완하기 위한 목적으로 개발이 되고 있습니다.
SoC는 시스템을 칩 레벨에서 구현하는 방식으로 하나의 단일 칩(Monolithic SoC)이 여러 가지 기능을 수행하게 됩니다. SoC의 경우 하나의 칩에 여러 가지 기능을 담아내야 하는 만큼 난이도가 높고 개발 기간이 오래 걸리는 단점이 있습니다. 반도체는 기본적으로 수많은 소자(Transistor)로 이루어져 있는데 성능 향상을 위해서는 더 많은 수의 소자를 탑재해야만 합니다. SoC와 같은 단일 칩의 경우 더 이상 초미세화, 초소형화를 진행하기에는 기술적 한계가 있으며 성능 향상을 위해선 칩의 사이즈를 키워 더 많은 소자를 탑재해야 하는 상황입니다. 하지만 칩의 사이즈를 키우는 것도 쉽지만은 않습니다. 먼저 더 큰 사이즈의 칩을 생산하기 위해서는 현재 사용되고 있는 포토마스크(photo mask, 웨이퍼에 회로 도면을 그릴 때 사용되는 소재)의 사이즈를 키워야 하는데 개발 비용 등 제약적인 부분이 많습니다. 어쩔 수 없이 여러 장의 포토마스크를 이어 웨이퍼에 회로선을 그려야 하는데, 현재 나노미터 수준의 공정에서 두 개의 포토마스크의 접점을 정확히 연결하는 데에는 기술적인 어려움이 존재합니다.
칩렛은 여러 개의 칩을 한데 엮는 SiP(System-in-package)의 개념을 발전시킨 형태라 할 수 있습니다. 예전에는 단일 칩으로 이루어진 SoC의 성능이 당연히 좋은 것으로 간주되었지만 TSV(Through-Si-Via, 실리콘 관통 전극)와 같은 적층 기술의 발달로 SiP의 성능이 개선되면서 SoC에 버금가는 수준으로 올라서게 됐습니다. 칩렛 역시 서로 다른 로직의 칩들을 연결하는 적층 과정에서 TSV 기술이 활용되기도 합니다.
칩렛과 유사한 개념으로는 MCM(Multi-chip-module)이 있습니다. 멀티 다이(die)로 구성된다는 점에서 비슷하지만 MCM은 각각의 다이마다 연산(Core complex) 및 입출력(I/O) 기능이 탑재되어 독립적인 작업 수행이 가능하도록 설계된 반면 칩렛의 경우에는 연산 기능을 수행하는 CPU와 입출력을 담당하는 I/O 다이가 분리되어 있어 개별 칩들이 독립적으로 작동될 수 없다는 차이점이 있습니다.
칩렛을 적용한 제품이 늘어나면서 현재 인텔, 삼성, TSMC, 퀄컴, AMD, ARM 등의 글로벌 반도체 기업들은 칩렛의 국제 표준 규격(UCIe – Universal Chiplet Interconnect Express)에 따른 제품을 생산하고 있습니다. 이들 기업들은 UCIe를 통해 서로의 제품을 자유롭게 호환할 수 있으며 이를 통해 개발 비용 및 시간을 최소화할 수 있습니다.
칩렛의 장점과 단점
칩렛 기술의 장점 및 단점에 대해 알아보겠습니다.
■ 장점
1. 수율 및 비용 – 칩렛의 경우 단일 칩(ex. SoC)보다 칩의 크기가 작기 때문에 웨이퍼당 다이(die)의 수가 늘어나 웨이퍼의 수율이 높아지고 그만큼 제조 비용을 절감할 수 있습니다.
2. 개발의 효율성 – 단일 칩의 경우 성능을 개선하기 위해서는 칩 전체를 새로 만들어야 하지만 칩렛의 경우 성능 개선이 필요한 칩만 개별적으로 업그레이드할 수 있기 때문에 개발 기간을 줄일 수 있고 효율을 극대화할 수 있습니다.
3. 개발의 집중화 – 칩렛의 경우 서로 다른 기능의 칩들을 한데 엮어 만드는 만큼 한 회사가 모든 기능의 칩들을 다 만들 필요가 없습니다. 각 기업 들은 자신들이 주력으로 하고 있는 칩을 보다 집중적으로 생산하고 그 이외의 칩들은 다른 업체로부터 공수하여 칩렛을 제작할 수 있습니다.
4. 주문 제작에 용이 – 칩렛은 연산, 메모리, 입출력, 전력 등 사용처에 따라 필요한 칩으로 조합만 하면 되기 때문에 개발 기간이 짧아 맞춤형 주문 제작에 적합합니다.
■ 단점
1. 성능 저하 – 칩렛은 서로 다른 기능의 여러 칩들은 모아서 만드는 만큼 칩(또는 다이)들 간의 통신 과정에서 대역폭 손실이 발생할 수 있으며 이는 성능 저하를 초래할 수 있습니다.
2. 한정된 적용 분야 – 현재 칩렛 설계는 비교적 대중성이 낮은 고가의 PC 제품 등에만 적용되고 있어 칩렛 시장의 지속적인 성장을 위해선 스마트폰과 같은 보다 대중적인 분야에 적용될 필요가 있습니다.
칩렛의 적용 사례
현재 칩렛 방식을 가장 적극적으로 적용하고 있는 기업으로는 인텔과 AMD를 꼽을 수 있습니다. 인텔의 경우 최근 칩렛 기술을 적용한 47개의 칩셋을 탑재한 슈퍼컴퓨터용 프로세서 ‘폰테 베키오’를 공개했으며 올 하반기에는 칩렛이 적용된 14세대 노트북용 칩셋 ‘메테오 레이크’를 출시할 예정입니다.
AMD는 지난해 말 RDNA3 아키텍처를 선보였습니다. RDNA3는 AMD GPU 최초로 칩렛 기술이 적용된 것으로 1개의 그래픽 처리 장치 다이에 6개의 메모리 처리 장치 다이가 결합된 형태를 하고 있습니다. 또한 AMD는 지난 6월 고성능 서버용 GPU ‘인스팅트 MI300X’를 공개했습니다. 해당 모델은 거대 언어 모델과 같은 생성형 AI와 고성능 컴퓨팅 제품을 타깃으로 개발되었으며 TSMC의 5나노 공정이 적용된 칩렛 12개를 결합하여 만들어진 것으로 알려졌습니다.
이외에도 엔비디아는 최근 자사의 GPU 칩렛을 미디어텍(대만 1위 팹리스 업체)의 SoC에 탑재될 예정이라고 밝혔으며, TSMC 역시 최근 칩렛 주문량 증가에 따라 칩렛 후공정 담당 라인을 본격적으로 가동하기 시작한 것으로 알려졌습니다. 국내 기업 삼성전자 역시 지난 2021년 이미 칩렛 기술을 이용한 패키징 기술 ‘I-Cube4’를 선보였으며 올해 안으로 2개의 로직 칩에 8개의 HBM이 결합되는 ‘I-Cube8’의 개발을 완료할 예정입니다. SK하이닉스 또한 최근 칩렛에 관한 연구개발 방법론을 브랜드화한 ‘모자이크’의 상표권을 출원했으며 2.5D, 3D 칩렛과 같은 이종 집적 패키징 기술의 개발을 본격화한다는 계획을 밝히기도 했습니다.